

課題番号 : F-20-AT-0118
利用形態 : 機器利用
利用課題名(日本語) : シリコン量子ドットデバイス作製のための電子線露光シミュレーション
Program Title (English) : Electron beam lithography simulation for designing silicon quantum dot
利用者名(日本語) : 溝口来成
Username (English) : R. Mizokuchi
所属名(日本語) : 東京工業大学工学院電気電子系
Affiliation (English) : School of Engineering, Department of Electrical and Electronic Engineering,
Tokyo Institute of Technology
キーワード/Keyword : リソグラフィ・露光・描画装置、シミュレーション、ナノエレクトロニクス

1. 概要(Summary)

量子コンピュータの構成する量子ビットの候補として半導体量子ドット中の電荷スピンの集積性が有力視されている。材料に Si を用いることで高性能なスピン量子ビットが実現されてきた。この Si 量子ドットを形成する方法の一つに、電子線露光とドライエッチングにより Silicon-insulator 基板を加工する方法がある[1]。この方法では、くびれを持った Si ナノワイヤ構造を作製することで、量子ドットを物理的に形成できる。この構造は、他のシリコン量子ドット構造に比べ、ゲート電極の数が少なく、CMOS 微細加工技術との良い整合性を持つため、量子ビットの集積化に適していることが期待される。本研究では、ネガレジストを利用して、直径 50nm 前後の物理形成 Si 量子ドットを形成するため、産総研ナノプラットフォームの電子線露光シミュレータを利用し、量子ドット構造の最適化を行った。

2. 実験(Experimental)

【利用した主な装置】

解析用 PC(CAD 及び近接効果補正用)

【実験方法】

量子ドットデザインを作成後、電子線露光シミュレータ(Beamer, GenISys 社(独))を利用して、近接効果のシミュレーションを行った。また、その結果をデザインにフィードバックすることでデザインの最適化を行った。

3. 結果と考察(Results and Discussion)

Fig. 1(a)の模式図に示すような量子ドット構造の作製のため、実際の電子線露光にパラメータを合わせてシミュレーションを行った。結果の例を Fig. 1(b), (c)に示す。それぞれの結果の茶色の領域が、露光・現像後にレジストが残る

範囲を示している。Fig. 1(a)では分離している構造(デザイン上部)が Fig. 1(b)を見ると結合している。Fig. 1(b)の結果を基に、結合している部分周辺の露光量が減るように設計し直し、Fig. 1(c)に示すように Fig. 1(a)に近い構造をシミュレーション上で作成することに成功した。この結果をもとに実際のデバイス作製を行っていく。




Fig. 1 (a) A CAD design for physically defined quantum dot (b) / (c) Simulated results.

4. その他・特記事項(Others)

参考文献:[1] G. Yamahata, et al., Phys. Rev. B **86**, 115322 (2012).

共同研究者:産総研 加藤 公彦様、森 貴洋様

5. 論文・学会発表(Publication/Presentation)

なし。

6. 関連特許(Patent)

なし。