

課題番号 : F-18-KT-0118
利用形態 : 機器利用
利用課題名(日本語) : 犠牲層エッチングによる静電駆動素子の作製
Program Title(English) : Fabrication of Electrostatic Device by The Sacrificial Layer Etching.
利用者名(日本語) : 田路 翔一
Username(English) : S. Taji
所属名(日本語) : パナソニック株式会社
Affiliation(English) : Panasonic
キーワード/Keyword : 膜加工・エッチング、静電駆動、Vapor HF、蒸気フッ酸、SOI

1. 概要(Summary)

下記の構造の静電駆動素子作製のために、SOI 基板の埋め込み酸化膜層(BOX 層)をエッチングする必要がある。

- 基板:SOI(活性層 50,100 um/BOX 層 2,5 um/ベース層 300 um)
- 駆動マスサイズ:2 mm_sq 程度
- エッチングホール径:10 um
- 面内方向のエッチング量(アンダーカット):最大 10 um(片側)

しかしながら、最小パターンが L/S=5/5 um のため、デップによるウェットエッチングではスティッキングや表面張力による構造破壊が懸念される。

そこで、京都大学ナノテクノロジーハブ拠点保有の酸化膜犠牲層ドライエッチング装置を用いた Vapor HF エッチングによる BOX 層の犠牲層エッチングを検討した。

2. 実験(Experimental)

【利用した主な装置】

シリコン酸化膜犠牲層ドライエッチングシステム(B12)

【実験方法】

静電駆動素子内のばねの最大幅が 30 um であるため、高エッチングレートであることが望ましい。そこで、レート=50 nm/min の高速エッチングを狙ったレシピ(HF:375 sccm/EtOH:265 sccm)にて BOX 層の犠牲層エッチングを 5.5 時間(10%Over Et.)で実施した。

3. 結果と考察(Results and Discussion)

IR 顕微鏡観察にて出来栄を評価を実施した。結果、

Fig. 1 に示すように、5.5 時間で 17.3 um のアンダーカットとなっていることから、おおよそ想定通りのエッチングレートで加工されていることを確認した。

さらに、静電駆動素子の共振周波数をインピーダンスアナライザーにて測定した結果、設計通りの周波数が得られたことから、素子全面でエッチング不良無く加工できていると考えられる。

以上の結果から、今後、同条件を標準条件としてサンプル試作に適用することとした。




Fig. 1 Observation with IR microscope after fabrication.

4. その他・特記事項(Others)

特になし。

5. 論文・学会発表(Publication/Presentation)

なし。

6. 関連特許(Patent)

なし。