

課題番号	: F-18-FA-0007
利用形態	: 機器利用
利用課題名(日本語)	: CMOS 試作によるシリコンウェーハの評価
Program Title(English)	: Analysis of silicon wafers by Fabrication of CMOSFET
利用者名(日本語)	: 奥山亮輔 ¹⁾
Username(English)	: R.Okuyama ¹⁾
所属名(日本語)	: 1) 株式会社 SUMCO
Affiliation(English)	: 1) SUMCO Corporation
キーワード／Keyword	: MOSFET、ゲッタリング、シリコンウェーハ、合成、熱処理、ドーピング

1. 概要(Summary)

デバイス特性を悪化させる原因にシリコンおよびデバイス製造プロセス中にシリコンウェーハ中に混入する重金属汚染がある。重金属汚染はデバイス活性領域にて深い不純物準位を形成するために、キャリアの再結合中心となりリーケ電流の原因となる。特に近年撮像素子として用いられている CMOS イメージセンサーにおいては、わずかなリーケ電流も歩留まりを低下させる要因となることから、重金属汚染対策が必須となっている。そこで、我々は分子イオン注入をおこなったウェーハにシリコンエピタキシャル成長をおこなった分子イオン注入エピタキシャルシリコンウェーハを開発してきた。このウェーハは重金属に対する高いゲッタリング能力を有することが報告されている。^[1]しかしながら、実際に CMOSFET を作製した際の電気特性に対して、分子イオン注入領域による影響は明らかとなっていない。そのため、今回 CMOS を試作し MOSFET 動作に対して本ウェーハが影響ないことを確認することを目的とした。

2. 実験(Experimental)

【利用した主な装置】 酸化炉、ドラフトチャンバー、コータ/ディベロッパ、ステッパー、イオン注入装置、プラズマ CVD

【実験方法】

北九州共同研究開発センターにおける CMOSFET 試作プロセスを用いて、デバイス試作をおこなった。ウェーハには分子イオン注入ウェーハを用いた。

3. 結果と考察(Results and Discussion)

Fig. 1 は試作した CMOSFET の光学顕微鏡画像である。各サイズのゲートおよびソース、ドレインが問題なく作製されていることが確認できた。




Fig. 1 Image of MOSFET




Fig. 2 Id-Vd characteristics for each gate voltage

Fig. 2 は試作した CMOS の各ゲート電圧に対するドレン電流の結果である。結果として、本シリコンウェーハを用いても問題なく狙い通りの MOSFET 特性を確認することができた。そのため、ゲッタリング領域として形成した分子イオン注入領域はデバイス特性に影響を与える可能性が小さいことを示唆する結果を得ることができた。

4. その他・特記事項(Others)

- 参考文献:[1] K. Kurita, T. Kadono, R. Okuyama, S. Shigematsu, R. Hirose, A. Onaka-Masada, Y. Koga, and H. Okuda, Phys. Status Solidi A, 2017, 214, 1700216.

5. 論文・学会発表(Publication/Presentation)

なし

6. 関連特許(Patent)

なし