

課題番号 : F-18-BA-0007  
 利用形態 : 機器利用  
 利用課題名(日本語) : パターン投影リソグラフィシステムを利用した微細ギャップ電極対アレイの作製  
 Program Title (English) : Fabrication of nano-gap electrodes array by using pattern projection lithography system  
 利用者名(日本語) : 酒井貴弘<sup>1)</sup>, 福本紳智<sup>1)</sup>, 中畝悠介<sup>2)</sup>, 木下健太郎<sup>1)</sup>  
 Username (English) : T. Sakai<sup>1)</sup>, S. Fukumoto<sup>1)</sup>, Y. Nakaune<sup>2)</sup>, K. Kinoshita<sup>1)</sup>  
 所属名(日本語) : 1) 東京理科大学, 2) 東京理科大学大学院理学研究科  
 Affiliation (English) : 1) Tokyo University of Science, 2) Graduate School of Science, Tokyo University of Science.  
 キーワード/Keyword : 成膜・膜堆積、nano-gap electrodes、metal oxides、ReRAM、電子線蒸着装置

### 1. 概要(Summary)

抵抗変化メモリ(ReRAM)は、次世代メモリとして期待される一方で、動作メカニズムの解明という大きな課題を残している。上下電極に挟まれた従来の縦型ReRAMでは、抵抗変化領域を分析することが困難であった。本研究では、数十ナノスケールのギャップを持つ電極対の間に横型ReRAM構造を作製し、抵抗スイッチング現象を確認した。これにより、抵抗変化領域をダイレクトに調査することが可能となった。

### 2. 実験(Experimental)

#### 【利用した主な装置】

パターン投影リソグラフィシステム  
 電子線蒸着装置

#### 【実験方法】

本研究ではNiO/Pt構造上に数十 nm サイズのギャップを持つPt電極対アレイを形成した。Fig. 1にナノギャップ電極の作製手順を示す。ナノギャップ電極はフォトリソグラフィ及びEB蒸着を2度行うことで作製した [1]。まず、レジスト塗布後、パターン投影リソグラフィシステム及び現像処理により、第一の電極を堆積させる箇所のパターンを形成する。ここに、Fig. 1(a)のように、Pt/Ti電極を入射角75°で蒸着すると、フォトレジストが影となり、Fig. 1(b)のように、フォトレジストと電極の間に隙間が形成される。続いて、第一電極の形成と同様の手順で、第二の電極(対向電極)を堆積する箇所のパターンニングを行う。その後、Fig. 1(c)のように、第一電極とは逆方向からPt/Ti電極を入射角40°で蒸着する。以上の工程を経ることで、Fig. 1(d)のように、第一電極が影となり、理論上

100 nm のギャップを持つナノギャップ電極、Pt/Ti-Pt/Tiアレイが形成される。




Fig. 1 Fabrication flow of nano-gap electrodes.

### 3. 結果と考察(Results and Discussion)

作製したナノギャップ電極のSEM像をFig. 2に示す。電極間にギャップが開いていることが確認できるが、その幅は約32 nmであった。理論値である100 nmからのずれは、電極を電子ビーム蒸着する際の金属原子の周り込みによるものであると考えられる。ギャップ幅制御の精度を上げるためには、試料と蒸着源の間にコリメータを入れる等、蒸着原子の直進性を上げる工夫が必要であろう。

ナノギャップ素子の電流-電圧特性を評価した結果をFig. 3に示す。正負極性のバイアス電圧を交互に印加することで、高抵抗化(リセット)と低抵抗化(セット)の繰り返しが可能であることが分かる。この抵抗スイッチング現象はナノギャップ領域にて発生していることから、今後、ギャップ領域の観測・分析を進め、

スイッチング現象の機構解明に取り組む予定である。




Fig. 2 SEM image of nano-gap electrodes.




Fig. 3 Current-voltage characteristics of a nano-gap device.

#### 4. その他・特記事項 (Others)

・参考文献: [1] Y. Naitoh, K. Tsukagoshi, K. Murata, and W. Mizutani, e-J. Surf. Sci. Nanotech. 1, 41-44 (2003).

・謝辞: 筑波大学数理物質系技術室の谷川俊太郎様には装置使用のご指導のみならず、素子作製における有益なご助言を頂きました。この場を借りて御礼申し上げます。

#### 5. 論文・学会発表 (Publication/Presentation)

なし。

#### 6. 関連特許 (Patent)

なし。