

課題番号 : F-18-AT-0053
 利用形態 : 機器利用
 利用課題名(日本語) : (K,Na)NbO₃ 薄膜上への SiO₂ 薄膜形成
 Program Title (English) : SiO₂ deposition on KNN films
 利用者名(日本語) : 柴田憲治
 Username (English) : K. Shibata
 所属名(日本語) : (株)サイオクス
 Affiliation (English) : SCIOCS, Co. Ltd.
 キーワード/Keyword : 成膜・膜堆積、(K,Na)NbO₃、膜加工・エッチング、TEOS-SiO₂、ALD

1. 概要(Summary)

現在(K,Na)NbO₃圧電薄膜をMEMSデバイスに適用する開発を進めている。その際、(K,Na)NbO₃薄膜をエッチング加工する必要があり、現状、TEOS-SiO₂薄膜をマスクにしてEDTAを含む溶液でウェットエッチングしている。しかし、TEOS-SiO₂層(350℃成膜)は、ウエハ面内に多少のピンホールを有しており、そのピンホールが原因で、ウェットエッチング時に(K,Na)NbO₃薄膜にダメージが入っていた。そこで、今回は、TEOS-SiO₂薄膜のピンホールを埋めるべく、TEOS-SiO₂上にALD法でSiO₂薄膜を積層することで、ピンホールの撲滅を試みた。

2. 実験(Experimental)

【利用した主な装置】

プラズマCVD装置(TEOS_SiO₂)
 原子層堆積装置[FlexAL]

【実験方法】

(K,Na)NbO₃薄膜[2 μm]/Pt[200 nm]/Ti[2 nm]/SiO₂[200 nm]/Si ウエハ上に産総研 NPF のプラズマCVD装置を用いて、500 nm厚のTEOS-SiO₂薄膜を成膜した。成膜は基板温度 350℃で実施した。その上に、産総研 ALD装置を用いて、20 nm厚のALD-SiO₂薄膜を形成した(NPF技術代行)。この状態でTEOS/ALD積層SiO₂にピンホールがないかを確認するために、試料をEDTAエッチング液に30 min浸漬した。もしSiO₂に部分的にピンホールがあれば、その下の領域のKNN薄膜がエッチングされることになる。その後、BHFに3 min浸漬してSiO₂薄膜を除去し、KNN薄膜を露出し、その上にパターニングしたPt(100 nm)/RuO₂(10 nm)の上部電極を形成した。実験の流れをFig. 1に示す。2 mm²正方形の上部電極 28カ所の誘電特性を測定し、KNN薄膜のウェットエッチングによる劣化の有無を調べた。

3. 結果と考察(Results and Discussion)

作製した試料の写真をFig. 2に示す。また代表的な誘電特性の結果をFig. 3に示す。今回28カ所で測定を行ったが、28カ所全てで正常なPEヒステリシスループ(Fig. 3)が取得された。結果から、TEOS/ALD積層SiO₂を用いることでピンホールを撲滅できたと思われる。




Fig. 1 Experimental flow.




Fig. 2 Picture of the sample (20 mm x20 mm).




Fig. 3 PE hysteresis loop for KNN film.

4. その他・特記事項(Others)

なし。

5. 論文・学会発表(Publication/Presentation)

なし。

6. 関連特許(Patent)

なし。