

課題番号 : F-17-IT-0014  
利用形態 : 機器利用  
利用課題名(日本語) : パワーデバイス応用  
Program Title (English) : Application for Power Semiconductor Devices  
利用者名(日本語) : 室岡拓也<sup>1)</sup>, 波多野睦子<sup>1)</sup>  
Username (English) : T. Murooka<sup>1)</sup>, M. Hatano<sup>1)</sup>  
所属名(日本語) : 1) 東京工業大学工学院電気電子系  
Affiliation (English) : 1) Dept. Electrical and Electronic Eng., Tokyo Institute of Technology  
キーワード/Keyword : ダイヤモンド、JFET、パワーデバイス、リソグラフィ・露光・描画装置

## 1. 概要(Summary)

優れたデバイス特性が期待できるダイヤモンドパワーデバイスの実現には、様々なデバイス構造の作製に対応可能なプロセス技術の確立が必要となる。そこで今回東京工業大学微細加工プラットフォームの電子線リソグラフィ装置を利用してダイヤモンド基板上にデバイスパターンの描画を行った。

## 2. 実験(Experimental)

### 【利用した主な装置】

電子ビーム露光装置

電子ビーム露光データ加工ソフトウェア

走査電子顕微鏡

高真空蒸着装置

### 【実験方法】

ダイヤモンド基板上への描画に先立ち、シリコン基板上へのテスト描画を行った。まずアセトン洗浄を行ったシリコン基板上に OAP をスピニングし、オーブンで 170 °C、10 分の条件でプリバークを行った。その後レジストをスピニングし、ホットプレートで 90°C、90 秒の条件でプリバークを行った。レジストが塗布された基板を電子線リソグラフィ装置で露光した。露光量は 150  $\mu$  C/cm<sup>2</sup>とした。

シリコン基板でのテスト描画後、実際のダイヤモンド基板(2×2 mm)上へのパターン描画を行った。基本的なプロセスは上述のシリコン基板の場合とほぼ同じであるが、ダイヤモンド基板は絶縁性のため、描画時のチャージアップを防ぐ目的で導電コーティングを行った。ダイヤモンド基板に描画したパターンは実際のデバイスパターンの他に、ライン&スペースの描画も行った。なお、パターンの最小線幅は 1  $\mu$  m である。

## 3. 結果と考察(Results and Discussion)

シリコン基板上に描画したパターンの光学顕微鏡像を Fig. 1 に示す。シリコン基板上では設計通りのデバイスパターンが描画されていることを確認した。Fig. 2 にダイヤモンド基板上に描画したデバイスパターンの光学顕微鏡像を示す。ダイヤモンド上でもテスト描画と同様に設計通りのパターンを得ることができた。




Fig. 1 An optical microscope image of device patterns on a Si substrate.



Fig. 2 An optical microscope image of a device pattern on a diamond substrate.

## 4. その他・特記事項(Others)

なし。

## 5. 論文・学会発表(Publication/Presentation)

なし。

## 6. 関連特許(Patent)

なし。