

課題番号 : F-17-AT-0127  
利用形態 : 機器利用  
利用課題名(日本語) : e-STJ 用フリップチップ接続に関する研究  
Program Title(English) : Research on flip-chip bonding for e-STJ  
利用者名(日本語) : 畠山聡起  
Username(English) : S. Hatakeyama  
所属名(日本語) : 埼玉大学大学院理工学研究科  
Affiliation(English) : Graduate school of Science and Engineering, Univ. of Saitama  
キーワード/Keyword : 成膜・膜堆積、フリップチップ接続、超伝導

## 1. 概要(Summary)

本研究では超伝導トンネル接合 (Superconducting Tunnel Junction : STJ) の高密度集積化を目指すために、フリップチップ実装技術を用いて配線を 3 次元化した STJ サンプル[1]の作製を行った。今回はその作製の一部を NPF にて行った。

## 2. 実験(Experimental)

### 【利用した主な装置】

スパッタ装置(芝浦)

### 【実験方法】

STJ の上部配線と下部配線の層間絶縁膜として SiO<sub>2</sub> を約 400 nm、芝浦スパッタ装置にて積層した。

スパッタは Ar 雰囲気中、圧力 0.5 Pa、RF パワー 400 W の条件で行った。このときのスパッタレートが 12.3 nm/min であったため、スパッタ時間は 32'30"とした。連続してスパッタしたところ基板温度は 24℃から 41℃まで上昇した。

## 3. 結果と考察(Results and Discussion)

作製したサンプルの顕微鏡写真を Fig. 1 に示す。さらにサンプル内に存在する STJ の電流-電圧特性を 4.2 K の極低温環境下で測定した。Fig. 2 に 100×100 μm<sup>2</sup> の単一の STJ の I-V 特性を示す。同図において臨界電流密度 J<sub>c</sub> が 94.2 A/cm<sup>2</sup>を示した。




Fig. 1 Pictures of STJ sample fabricated.




Fig. 2 I-V characteristic of 100×100 μm<sup>2</sup> STJ.

## 4. その他・特記事項(Others)

- ・参考文献 : [1] S. Hatakeyama et al, 78<sup>th</sup> JSAP Autumn Meeting 6p-S43-19 (2017).
- ・関連文献 : M. Aoyagi et al., ISEC'99, pp.323-325 (1999).
- ・共同研究者 : 産業技術総合研究所 3D 集積システム G
- ・他の機関の利用 : 理化学研究所テラヘルツイメージング研究チーム

## 5. 論文・学会発表(Publication/Presentation)

なし。

## 6. 関連特許(Patent)

なし。