

課題番号 : F-17-AT-0098
利用形態 : 技術代行
利用課題名(日本語) : ナノカーボンを用いた電子デバイスの作製と観察
Program Title (English) : Fabrication and analysis of nanocarbon electronic devices.
利用者名(日本語) : 大伴真名歩
Username (English) : M. Ohtomo
所属名(日本語) : 株式会社富士通研究所
Affiliation (English) : Fujitsu Lab. Ltd.
キーワード/Keyword : ナノカーボン、電界効果トランジスタ、成膜・膜堆積、ALD、原子層堆積法

1. 概要(Summary)

グラフェンやグラフェン・ナノリボン(GNR)をはじめとしたナノカーボンは、次世代のエレクトロニクス材料として注目されている。極細(幅 1 nm 以下)の GNR を前駆体分子からボトムアップ合成する手法が報告されて以来[1]、様々な GNR がボトムアップ合成されており[2]、次のステップはこのようなボトムアップ GNR を、電界効果トランジスタ(FET)等の電子デバイスに応用することである。本課題ではボトムアップ GNR の FET 応用を目的として、ゲート絶縁膜の原子層堆積法(ALD)成長を行った。

2. 実験(Experimental)

【利用した主な装置】

原子層堆積装置[FlexAL]

【実験方法】

ALD 成長に先立って、以下のプロセスでゲート電極の作製を行った(自社装置使用)。基板として用いたのは、SiO₂ 90 nm 付きの低抵抗 Si 基板である。SiO₂ の一部をエッチングし、埋め込みゲート電極となる Pt/Ti 膜を成膜した。さらに ALD の濡れ性改善のため、Al の超薄膜を成膜し、自然酸化させた。

ALD は産総研の原子層堆積装置を用いた。HfO₂ の前駆体としては TEMAHf (Tetrakis(ethylmethyl-amido)hafnium)、SiO₂ の原料として 3DMAS (Tris(dimethylamino)silane)を用いている。成長中の基板温度は 300°C であり、250 W の酸素プラズマで酸化を行っている。

なお絶縁膜の耐圧を測定するために、絶縁膜上にソース電極(Au/Ti)を自社設備で成膜した。

3. 結果と考察(Results and Discussion)

エリプソメトリーで実測した HfO₂ と SiO₂ の膜厚は、それ

ぞれ 5.37 nm と 0.8-1.2 nm であった。Fig. 1 にソースゲート電極間の電圧と、その際のリーク電流を測定した結果を示す。~2.1 V 程度までは~1 pA 程度以下のリーク電流で電圧印加できている一方で、~5.2 V 付近で絶縁破壊が確認された。




Figure 1 The leak current between gate and source electrodes separated by HfO₂ gate dielectric (~5 nm thick) fabricated by ALD.

今回 HfO₂ の成膜と同時に、SiO₂/HfO₂ 積層膜の成膜も行っており、SiO₂ 表面には各種シランカップリング剤による表面修飾が可能である。今後表面修飾によるデバイス特性への影響を調べていく予定である。

4. その他・特記事項(Others)

【参考文献】

- [1] J. Cai, *et al.*, *Nature* **466**, 470 (2010).
- [2] L. Talirz, *et al.*, *Adv. Mater.* **28**, 6222 (2016).

5. 論文・学会発表(Publication/Presentation)

なし。

6. 関連特許(Patent)

なし。