

課題番号 : F-16-WS-0078  
 利用形態 : 共同研究  
 利用課題名(日本語) : 酸化剤を変えて形成した原子層堆積 Al<sub>2</sub>O<sub>3</sub>膜の電気特性  
 Program Title (English) : Electric characteristics of ALD Al<sub>2</sub>O<sub>3</sub> films formed using different oxidants  
 利用者名(日本語) : 平岩 篤<sup>1)</sup>, 金田 達志<sup>2)</sup>, 大久保 智<sup>3)</sup>  
 Username (English) : Atsushi Hiraiwa<sup>1)</sup>, Tatsushi Kaneda<sup>2)</sup>, Satoshi Okubo<sup>3)</sup>  
 所属名(日本語) : 1)名古屋大学未来材料・システム研究所, 2)早稲田大学大学院基幹理工学研究科  
 3)早稲田大学電子物理システム学科  
 Affiliation (English) : 1) Inst. Mater. Sci. Syst. Sustain., Nagoya Univ.  
 2) School Fund. Sci. Eng., Waseda, Univ.,  
 3) Dept. Electron. Phys. Syst., Waseda Univ.,

### 1. 概要(Summary)

IGZO、ダイヤモンドおよび Si を半導体基板に用い MIS キャパシタおよび MISFET を作成し、その特性を測定した。また、表面状態を変えて試料を作成し、貼り合わせ試験を行った。ここでは、2016年12月から2017年1月までの期間に利用して得た結果の内、原子層堆積(ALD) Al<sub>2</sub>O<sub>3</sub>膜の電気伝導特性とALD酸化剤との関係について報告する。その他結果に関しては、これらを報告した文献を項番4に一覧にて示す。

### 2. 実験(Experimental)

#### 【利用した主な装置】

ダイシングソー、アトミックレイヤデポジション(ALD)装置、イオンビームスパッタ装置、高性能分光膜厚測定装置、他。

#### 【実験方法】

Si基板に対して、前洗浄、ALD、Alのマスク抵抗加熱蒸着(早大材研装置を使用)、イオンビームスパッタリング・蒸着を順次行い、金属絶縁膜半導体(MIS)型キャパシタを作成した。これら試料のALD膜厚測定には分光エリプソメータ、電流-電圧(I-V)特性測定には低電圧低電流測定装置を使用した。

### 3. 結果と考察(Results and Discussion)

#### 3.1 本検討の背景

Si・SiC以外の半導体を用いたMIS型電界効果トランジスタ(MISFET)のゲート絶縁膜にはALD-Al<sub>2</sub>O<sub>3</sub>膜が有望であり<sup>1)</sup>、成膜後に熱処理を行うよりALDを高温に行う方がリーク電流低減には効果的であることを先に報告した<sup>2,3)</sup>。ここでは、リーク電流のさらなる低減に向け、従来のH<sub>2</sub>Oに代えてオゾン(濃度150g/Nm<sup>3</sup>、パルス時間0.1

秒)をALDにおける酸化剤に用いた場合の結果について報告する<sup>4,5)</sup>。

#### 3.2 実験結果

##### 3.2.1 オゾン形成膜の特徴

成膜速度は300°C以下においてH<sub>2</sub>O成膜の値より小さく、450°Cではほぼ同じになる。膜の密度および比誘電率(Fig.1)も250°C以下ではH<sub>2</sub>O成膜の値より小さいが、300°C以上ではほぼ同じである。




Fig. 1 Dielectric constants of ALD-Al<sub>2</sub>O<sub>3</sub> films formed using O<sub>3</sub> (closed) and H<sub>2</sub>O (open)<sup>4)</sup>

##### 3.2.2 オゾン形成膜の電流電圧特性

ゲート電極に負バイアス電圧を加えた場合、いずれのALD温度に対してもオゾンを酸化剤に用いることによりリーク電流が大きく減少する(Fig.2)。正バイアス電圧に対しても、オゾン酸化剤を用いた試料のリーク電流の方がはるかに小さい(Fig.3)。

#### 3.3 結果の考察

このようにオゾン形成膜のリーク電流が小さいのは、負バイアスに対してはAl電極とAl<sub>2</sub>O<sub>3</sub>膜との反応が抑制された効果、正バイアスに対してはAl<sub>2</sub>O<sub>3</sub>/SiO<sub>2</sub>界面ダイポールとAl<sub>2</sub>O<sub>3</sub>のSiO<sub>2</sub>側正電荷のいずれもが低減された効果




Fig. 2 I-V curves of positively biased ALD-Al<sub>2</sub>O<sub>3</sub> MIS capacitors.

であることを空間電荷制限電界放出 (SCC-FE) モデル<sup>6)</sup>を用いた解析により明らかにした。なお、上記 SiO<sub>2</sub> 膜は主に ALD 前洗浄により形成された。このように、ALD の酸化剤にオゾンを用いた場合、リーク電流が減少するものの、容量-電圧 ( $C-V$ ) 特性のコブ (Fig.4 の赤丸内) が示すように絶縁膜/半導体界面のトラップが増加する等、素子特性を劣化させる懸念があり、基板の酸化防止等の対策が必要となる場合がある。

#### 4. その他・特記事項 (Others)

共同研究者: 早稲田大学理工学術院 川原田 洋。

##### ・参考文献

- 1) A. Hiraiwa, et al., J. Appl. Phys. **117**, 215304 (2015).
- 2) NTRC 課題番号 F16WS-0024 報告書 (2016.10.19)。
- 3) A. Hiraiwa, et al., J. Appl. Phys. **120**, 084504 (2016).
- 4) 大久保 智、他、第 77 回秋季応物学会、15a-B9-2、2016 年 9 月 15 日。
- 5) 大久保 智、他、第 64 回春季応物学会、16a-413-7、2017 年 3 月 16 日。




Fig. 3 I-V curves of negatively biased ALD-Al<sub>2</sub>O<sub>3</sub> MIS capacitors.




Fig.4 C-V curves of ALD-Al<sub>2</sub>O<sub>3</sub> MIS capacitors.

6) A. Hiraiwa, et al., J. Appl. Phys. **119**, 064505 (2016).

##### ・関連文献

- (1) 大井 信敬、工藤 拓也、牟田 翼、大久保 智、露崎 活人、星野 晴華、蔭浦 泰資、稲葉 優文、小野田 忍、平岩 篤、川原田 洋、第 64 回春季応物学会、14p-412-3、2017 年 3 月 14 日。
- (2) 河野 省三、林 佑哉、平岩 篤、李 成奇、稲葉 優文、川原田 洋、第 64 回春季応物学会、14p-412-5、2017 年 3 月 14 日。
- (3) 大久保 智、他、第 64 回春季応物学会、16a-413-7、2017 年 3 月 16 日。
- (4) Y. Kitabayashi, et al., IEEE Electron Dev. Lett. **38**, 363 (2017).
- (5) H. Kawarada, et al., Scientific Reports. **7**, 42368 (2017).
- (6) A. Hiraiwa, et al., J. Appl. Phys. **121**, 7, 074502 (2017).
- (7) 平岩 篤、他、第 64 回春季応物学会、15p-315-3、2017 年 3 月 15 日。

#### 5. 論文・学会発表 (Publication/Presentation)

なし。

#### 6. 関連特許 (Patent)

なし。