

課題番号 : F-16-NM-0046
 利用形態 : 機器利用
 利用課題名(日本語) : 先端デバイス開発のためのプロセス検討
 Program Title (English) : Process set up for advanced device development
 利用者名(日本語) : 岡部 憲明
 Username (English) : N. Okabe
 所属名(日本語) : 東京エレクトロン株式会社
 Affiliation (English) : Tokyo Elecltorn Limted

1. 概要(Summary)

Flash メモリにおいて、トンネル酸化膜の膜質およびトンネル酸化膜/Si-sub 界面特性は、メモリ特性と深い関係がある。トンネル酸化膜周辺からトンネル酸化膜へ水素が拡散しメモリ特性に影響を与えることが知られている。

我々は、トンネル酸化膜への水素等の元素が拡散した際の電気特性への影響を調べるため、簡易構造のデバイスを進めている。

2. 実験(Experimental)

【利用した主な装置】

- ・ 高速マスクレス露光機
- ・ UV オゾンクリーナー
- ・ 走査電子顕微鏡
- ・ プラズマ CVD 装置
- ・ ウェハ RTA
- ・ 全自動スパッタ装置
- ・ 多目的ドライエッチング装置
- ・ プラズマアッシャー

【実験方法】

P-type Si 基板上に、不純物を含んだ”A 膜”と素子分離用の酸化膜を積層した後、高速マスクレス露光機を用いてアクティブエリアとなるレジストパターンを形成した。このレジストパターンをマスクとして、”A 膜”と酸化膜のウェットエッチングを行い、アクティブパターンを形成した。その後、Si 面が露出したアクティブエリア上に PE-CVD SiO₂ を成膜した。本実験では、この PE-CVD SiO₂ をトンネル酸化膜とよぶことにする。次に、“A 膜”より不純物をトンネル酸化膜へ拡散させるために N₂ 雰囲気のアニールを施し、さらにゲート電極 TiN の成膜・パターニングを行った。最後に、フォーミングガスアニール(400℃、4%H₂)を施し、導通の確認を行なった。Fig.1 に試作した試料の断面概略図を示す。




Fig. 1: Schematic drawing of cross section in fabricated sample

3. 結果と考察 (Results and Discussion)

Pad エリアに測定プローブを落とし、CV 測定を実施したところ、正常な CV 特性は得られなかった。一方、Active エリアに測定プローブを落とした場合、MOS 構造の典型的な CV カーブが得られた(Fig.2)。以上のことから Active エリアと Pad エリアの間で、電気的な接続に問題があることがわかった。さらに SEM によって形状の確認を行なったところ、Active エリアと Pad エリアの接続部分に TiN 電極のシームが確認された(Fig.3)。今回得られた知見から TiN のシームの原因と低減方法の検討を行う。




Fig.2: CV curves of active area and field (Pad) area




Fig. 3 : Schematic diagram of seam in TiN electrode

4. その他・特記事項 (Others)

なし

5. 論文・学会発表 (Publication/Presentation)

なし

6. 関連特許 (Patent)

なし