

課題番号 : F-16-IT-0030  
利用形態 : 技術代行  
利用課題名(日本語) : アモルファスシリコン膜の形成  
Program Title (English) : Deposition of amorphous Si films  
利用者名(日本語) : 古澤健太郎<sup>1)</sup>  
Username (English) : K. Furusawa<sup>1)</sup>  
所属名(日本語) : 1) 国立研究開発法人情報通信研究機構  
Affiliation (English) : 1) National Institute of Information and Communications Technology

## 1. 概要(Summary)

高アスペクト比のシリコン(Si)系材料の光導波路の作製において、ドライエッチングによる深掘り技術(>700 nm)は本質的に重要である。一般的に Si 系材料の深掘りには金属ハードマスクが利用されるが、光導波路に応用する際にはシリサイド形成による損失の増加が懸念される。そこで SiN や SiO<sub>2</sub> を深掘り加工する際にアモルファスシリコン(a-Si)をマスク材として注目し、プラズマ CVD 装置による膜形成を依頼し、その加工特性の検討を行った。

## 2. 実験(Experimental)

### 【利用した主な装置】

プラズマ CVD 装置

### 【実験方法】

テスト基板として、4 インチシリコンウェハに 700 nm の TEOS-SiO<sub>2</sub> 膜を形成した。その上に、a-Si 膜(500 nm)、TEOS-SiO<sub>2</sub> 膜(100 nm)を堆積し、2 層マスクを形成した。その後、電子線描画装置を用いてレジストパターンを形成し、TEOS 膜を CF<sub>4</sub> ガスでドライエッチングし、それをマスクとして a-Si 膜を Cl<sub>2</sub> ガスでドライエッチングし、エッチレートと加工表面の観察を行った。

## 3. 結果と考察(Results and Discussion)

成膜した基板の写真を Fig.1(a)に示す。中心部分 2 インチの膜厚分布はおよそ 10 %であった。一方、リング状にクレーターが分布していることがわかる。これは TEOS 膜と a-Si 膜の熱膨張係数差によって、応力がかかり、膜損傷が生じた結果と考えられる。より小さな基板を用いることや、より強靱なスパッタ成膜による SiO<sub>2</sub> 膜を下膜として用いる等の工夫が必要と考えられる。

ゴミの少ない部分を切り出して電子線描画を行い、ハーフピッチ(HP) 200 nm のレジストパターンに対して加工特性を評価した結果、比較として用いた RF スパッタで成

膜した a-Si 膜とほぼ同程度のエッチングレート(~230 nm/min.)と、マスクである上部 TEOS-SiO<sub>2</sub> 膜に対する選択比~8 が得られた。加工されたパターンの SEM 写真を Fig.1(b)に示す。下部 TEOS 層におけるノッチの深さはエッチングした深さに対して~3%、側壁の傾斜角度も~87°であり高い垂直性が得られていることがわかる。




Fig.1 (a) Photograph of the sample substrate (after a-Si deposition) and (b) SEM image of the etched L&S pattern (HP 200 nm)

今後は、このパターンを元に CHF<sub>3</sub> 系ドライエッチングを行い、a-Si 膜のマスク耐性、及び SiN や SiO<sub>2</sub> に対する選択比を調査していく予定である。

## 4. その他・特記事項(Others)

本成膜を代行していただきました、東京工業大学工学院・西山伸彦准教授、伊東 憲人様に深謝いたします。

## 5. 論文・学会発表(Publication/Presentation)

なし。

## 6. 関連特許(Patent)

なし。