

課題番号 : F-16-AT-0045  
利用形態 : 機器利用  
利用課題名(日本語) : ペンタセンを用いた FET 素子の作製と評価  
Program Title (English) : Fabrication of FET device using pentacene  
利用者名(日本語) : 山口裕二, 勝田修平  
Username (English) : Y. Yamaguchi, S. Katsuta  
所属名(日本語) : 東京化成工業株式会社 王子研究所  
Affiliation (English) : Tokyo Chemical Industry Co., LTD.

## 1. 概要(Summary)

ペンタセンは代表的な p 型半導体材料であり、これまで有機エレクトロニクス分野において数多くの研究例が報告されている。今回、弊社製品である高純度ペンタセン昇華精製品を用いてトランジスタ素子の作製及び評価をするとともに、ペンタセン蒸着膜の膜構造解析を行った。

## 2. 実験(Experimental)

### 【利用した主な装置】

ダイシングソー、触針式段差計、走査プローブ顕微鏡 (SPM-9700)、半導体パラメータアナライザ

### 【実験方法】

n<sup>+</sup>-Si/SiO<sub>2</sub> 基板(SiO<sub>2</sub>:200 nm)に、n-Octyltrichlorosilane (OTS)を用いて SAM 処理を行った。次に、基板を蒸着機にセットし、真空蒸着法によりペンタセンの薄膜(60 nm)を形成した後、金(40 nm)を蒸着しソース・ドレイン電極を形成することで、トップコンタクト型 Organic Field Effect Transistor (OFET)素子を作製した。作製した素子は窒素雰囲気下グローブボックス内にてトランジスタ特性を測定した。走査プローブ顕微鏡 (SPM-9700)により、蒸着したペンタセン膜のモルフォロジー解析も合わせて行った。

## 3. 結果と考察(Results and Discussion)

作製した素子の特性を Table 1 に示す。窒素雰囲気下にて測定した結果、pentacene は安定な p 型半導体特性を示した。また、OTS 処理した素子にて FET 性能の大幅な向上が見られ、ホール移動度  $\mu_{\max} = 1.36 \text{ cm}^2/\text{Vs}$ , on/off 比  $1.5 \times 10^7$  の極めて良好な値が観測された。

Table 1. OFET properties

compound	SAM	T <sub>sub</sub> (°C)	mobility (cm <sup>2</sup> /Vs)	V <sub>th</sub> (V)	on/off
pentacene (P0030)	bare	RT	0.33 ~ 0.34	-5.3	3.9 × 10 <sup>5</sup>
	OTS (O0168)	RT	1.35 ~ 1.36	-5.7	1.5 × 10 <sup>7</sup>

走査プローブ顕微鏡 (SPM-9700) を用いて作製したペンタセン膜を解析した。AFM 測定を行った結果、基板処理の有無に関わらずどちらも非常に綺麗なテラス構造が観測された (Figure 1)。




Figure 1. AFM images of pentacene thin films

## 4. その他・特記事項 (Others)

なし。

## 5. 論文・学会発表 (Publication/Presentation)

なし。

## 6. 関連特許 (Patent)

なし。