

利用課題番号 : F-14-WS-0019
 利用形態 : 技術代行
 利用課題名 (日本語) : Al 電極上の Au めっき
 Program Title (English) : Au-plating condition on the Al electrodes of SiC JFET
 利用者名 (日本語) : 山田 義則
 Username (English) : Y.Yamada
 所属名 (日本語) : 有限会社ディアックス
 Affiliation (English) : DIAX Inc.

1. 概要 (Summary) :

SiC JFET のソース電極とゲート電極はアルミ太線ボンディングをすることが主流であり、アルミ電極が採用されている。パワーモジュールの高性能化を図るために Ag ナノ粒子ペーストを使用したフリップチップボンディングを採用することになっているが、アルミ電極には接合しないためにアルミ電極上に Au、Ag などのメタライズをする必要がある。一方、JFET のソース電極とゲート電極間には p-n 接合による電位差がある (Fig. 1 参照) この為、この電位差をカバーするような電解条件が必要となる。制御なしで電解めっきを行った場合極端な例としてソース電極のみの膜形成につながる。電位差が生じる場合においても均一な金めっきを可能とさせるめっき条件の検討を進めた。本検討では Al 上へのジンケート処理・無電解 Ni めっきさらに電位制御による金めっき膜形成のプロセス検討を進めた。

2. 実験 (Experimental) :


SiC JFET の外観は Fig. 1 に示すものであり、ソース電極とゲート電極のみに選択的に Au をメタライズする必要がある。Table 1 に検討を行った金めっき溶液条件を示す。Fig. 2 に示すようにチオ尿素を添加することにより電位を変化させた場合においても電流値が一定となることからチオ尿素添加の金めっき溶液を用いて Au 膜形成を行った。

3. 結果と考察 (Results and Discussion) :

Table 1 に示す溶液で定電位 (-700 mV vs. Ag/AgCl) めっきを行った後の試料概観写真を Fig. 3 に示す。ソース、ゲート電極とも金めっきが施されており、また接合試験結果においても問題の無いことを確認した。

4. その他・特記事項 (Others) :

(1) Ralf Siemieniec, Uwe Kirchner, "The 1200V Direct-Driven SiC JFET power switch", EPE 2011.



チップサイズ : 2.4 mm 角

Fig. 1 A photograph image for the samples and the schematic structure of the SiC JFET⁽¹⁾.

Table 1 Au electrodeposition bath composition.

試薬	濃度
H ₂ AuCl ₄ ·4H ₂ O	1 mM
Thiourea	0.2 M
H ₂ SO ₄	0.01M




Fig. 3 A photograph image for the sample.




Fig. 2 Cyclic voltammograms in Au electroplating bath.

5. 論文・学会発表 (Publication/Presentation)

なし。

6. 関連特許 (Patent)

なし。