

課題番号 : F-14-NM-0074
 利用形態 : 機器利用
 利用課題名 (日本語) : ゲートスタック構造の作製
 Program Title (English) : Fabrication of gate stack structures
 利用者名 (日本語) : 近藤 佳幸
 Username (English) : Yoshiyuki Kondo
 所属名 (日本語) : 東京エレクトロン株式会社
 Affiliation (English) : Tokyo Electron Limited

1. 概要 (Summary)

本課題は半導体基板上に Ta/Al₂O₃ (or HfO₂) のゲートスタック構造を作製することを目的とする。本年度では利用装置の条件だし(成膜レート、エッチングレート調査)が主な内容であったため、その結果について報告する。

2. 実験 (Experimental)

【利用した主な装置】

- ・ 原子層堆積装置
- ・ 超高真空スパッタ装置
- ・ 高速マスクレス露光装置
- ・ 多目的ドライエッチング装置

【実験方法】

原子層堆積装置(Atomic Layer Deposition: ALD)では 200 °C における Al₂O₃ 及び HfO₂ の成膜レート、超高真空スパッタ装置においては出力 50W, 100W における Ta の成膜レートを調査した。

上記の条件が整った後、多目的エッチング装置を用いて CF₄ プラズマによる Ta のエッチング条件を調査した。

3. 結果と考察 (Results and Discussion)

Fig. 1 に ALD サイクル数と Al₂O₃, HfO₂ 膜厚の関係を示す。成膜レートは Al₂O₃: 0.93 ± 0.02 Å/cycle, HfO₂: 0.96 ± 0.02 Å/cycle であった。また Ta のスパッタレートは 50W: 16 nm/min, 100W: 26 nm/min であった。

Fig. 2 に Ta エッチング後の断面 SEM (Scanning Electron Microscopy) 像を示す。この時の作製条件は Ta 膜厚 20 nm, プラズマ出力 40W, エッチング時間 4.5 min であった。Ta が残っている領域はリソグラフィによって保護した領域であり、設計通りの電極パターンニングができることを確認した。




Fig. 1: Al₂O₃ and HfO₂ thickness v.s. ALD cycles




Fig. 2: An SEM image of the etched sample

4. その他・特記事項 (Others)

東京大学 微細構造解析プラットフォームを併用
 ・共同研究者
 東京エレクトロン(株) 大場 大輔、軍司 勲男、飯塚 洋二

5. 論文・学会発表 (Publication/Presentation)

なし。

6. 関連特許 (Patent)

なし。