

課題番号 : F-14-KT-0089  
 利用形態 : 技術補助  
 利用課題名(日本語) : ナノ構造の試作  
 Program Title (English) : Nano structure test production  
 利用者名(日本語) : 阿波寄 実, 松下 浩二  
 Username (English) : Minoru Abasaki, Koji Matsushita  
 所属名(日本語) : 富士電機株式会社  
 Affiliation (English) : Fuji Electric Co., Ltd.

**1. 概要(Summary)**

近年、光学/電子デバイスの分野でナノオーダーの構造が注目されて来ている。今回我々は SOI 基板上にレジストのパターニング及び Si Deep-RIE を実施し形状の確認を実施したので報告する。

**2. 実験(Experimental)**

・利用した装置

A2 露光装置(ステッパー)

A8 ウエハスピンコータ

A10 レジスト現像装置

B8-1 深堀りドライエッチング装置

C1 超高分解能電界放出形走査電子顕微鏡

・実験方法

Si(100)基板にフォトリソレジスト(THMR-iP1800EP)を塗布しステッパーによる露光を行う。レジストを現像した後、SOI 基板を Deep-RIE にてエッチングを実施した。その後 SEM による形状観察を実施した。

**3. 結果と考察(Results and Discussion)**

レジストの現像を実施した基板を SEM 観察した結果を Fig. 1 に示す。今回実施した設計 500 nm のパターン幅に対して 516 nm のレジストパターンが形成されている事がわかる。

Fig. 2 に形成したレジストパターンを Si Deep RIE でエッチングした結果を示す。また、エッチング後の最終的な Si の幅は 413 nm となった。サイドエッチング量は両側を合わせて 100 nm であり、今後のパターン設計に適用する。

**4. その他・特記事項(Others)**

なし。

**5. 論文・学会発表(Publication/Presentation)**

なし。

**6. 関連特許(Patent)**

なし。

Table1 Experiment condition

Process		Condition
Resist coat	Method	Spin coating
	Resist	THMR-iP1800EP
	number of rotations	2500rpm
	Time	90s
Prebake	Temperature	90 degrees C
	Time	90s
Lithography	Design pattern width	500nm
	Doze	18.5mJ/cm <sup>2</sup>
Develop	Material	NMD-3
	Time	65s
Deep-RIE	Cycle number	180




Fig. 1 Resist pattern SEM picture




Fig. 2 Si pattern SEM observation result