

利用課題番号 : F-13-NM-0011
利用形態 : 技術補助
利用課題名 (日本語) : 化合物ドライエッチング装置を用いた化合物半導体のメサ構造の作成
Program Title (English) : Preparation of Mesa Structures on Compound-Semiconductor Wafers using Dry Etching Apparatus
利用者名 (日本語) : 田邊 顕人、太田 裕之
Username (English) : Akihito Tanabe, Hiroyuki Ota
所属名 (日本語) : (独)産業技術総合研究所 連携研究体 グリーン・ナノエレクトロニクスセンター
Affiliation (English) : Collaborative Research Team Green Nanoelectronics Center, National Institute of Advanced Industrial Science and Technology (AIST)

1. 概要 (Summary) :

本研究では、超低消費電力デバイスを実現するため、超急峻なスイッチング特性を有するデバイスであるトンネル電界効果型トランジスタ (TFET) を研究対象とする。このデバイスは、ソース端でのトンネル電流を利用した、従来の金属-酸化物-半導体 電界効果型トランジスタ (MOSFET) とは異なる動作原理のデバイスである。しかしながら、Si をベースとした TFET では ON 電流が小さいという問題がある。ON 電流向上のためには、ヘテロ接合型のトンネル障壁が有利である。本研究では、各種化合物半導体ヘテロ接合を用いた TFET の可能性を幅広く検証するために、NIMS 微細加工プラットフォーム施設を利用させて頂き、デバイス試作プロセスの一部であるヘテロ積層半導体ウエハのメサ加工工程を行わせて頂いた。

レジストアッシングと TaN のスパッタ成膜を行った後に TEM 観察を行った。IGZO 膜が、若干 (左側に) 後退してしまったものの、TiN/IGZO/Si のメサ加工を得ることができた。




図1 RIE-101iPH によるメサ加工後の形状

2. 実験 (Experimental) :

【利用した主な装置】

化合物ドライエッチング装置 (RIE-101iPH)

【実験方法】

各種ヘテロ接合型の積層半導体基板を作製後、産総研 Nano processing facility (AIST-NPF) にて、メサパターンの露光プロセスを行った。その後、NIMS 微細加工プラットフォーム施設を訪問させて頂き、関係の皆様のご指導のもと、メサ加工を行った。

3. 結果と考察 (Results and Discussion) :

化合物半導体ヘテロ積層基板におけるメサ加工の例として、TiN/IGZO(酸化物系半導体)/Si チップのメサ加工後の断面 TEM 像を示す。なお、この試料においては、RIE-101iPH による加工後、AIST-NPF にて、

4. その他・特記事項 (Others) :

更なる良好なデバイス特性を目指すためには、IGZO 膜の後退を防ぐプロセスが望まれる。RIE 装置での in-situ アッシング等は有望なプロセスと考える。

5. 論文・学会発表 (Publication/Presentation) :

1) 田邊、太田、『グリーン・ナノエレクトロニクスのコア技術開発』最終成果報告会 (於 東京、2013/12/17)、p.147.

6. 関連特許 (Patent) :

1) 公開前につき、非開示。

【謝辞】: 本実験にご協力頂いた、NIMS 微細加工プラットフォーム施設の関係各位に心よりお礼申し上げます。本研究は、内閣府の最先端研究開発支援プログラムにより助成されたものです。