

※課題番号 : F-12-UT-0142  
※支援課題名 (日本語) : 集積化MEMSによるLSIプロービングシステム  
※Program Title (in English) : LSI Probing System by Integrated MEMS  
※利用者名 (日本語) : 陳于堂  
※Username (in English) : Yu-Tang Chen  
※所属名 (日本語) : 台湾国立電子工業技術院 (東京大学との共同研究)  
※Affiliation (in English) : ITRI, Taiwan (in Collaboration with The Univ. of Tokyo)

※概要 (Summary) :

台湾 ITRI (電子工業技術研究院) は東京大学との共同研究により、初期情報処理 CMOS 回路が集積された、VLSI 等の電子部品のテストに用いる「MEMS プローブカード」の研究を行っている。測定対象の一つとして、ITRI において評価中の光電子デバイスを想定している。一年目である平成 24 年度は、東京大学の研究室において基礎技術の研究を行い、二年目以降に、ITRI から供給される実デバイスを用いた測定実験を行う予定である。

※実験 (Experimental) :

平成 24 年 8 月から 25 年 3 月末まで合計 38 日、高速大面積電子線描画装置を用いたチップ直接描画ならびにフォトマスク作製、パターンングした基板の反応性プラズマエッチング装置によるエッチング、シリコン深掘りエッチング装置による後加工、高真空蒸着装置による金属配線、ステルスダイサーによる素子のカット、ならびにドラフトチャンバー潤沢超純水付き等々、全ての公開装置を利用し、本素子に必要な三次元微細加工による LSI プローブ作製技術の研究開発を行った。CMOS 基板は大規模集積システム設計教育研究センターで行ったフェニテックセミコンダクター社による相乗り試作で作製した基板を用いた。




図 作製した MEMS プローブ [1]

※結果と考察 (Results and Discussion) :

CMOS 検出回路は設計の不具合により動作しなかったため、MEMS プローブ部分のプロセス開発に注力し、図に示すようなプローブが、プラズマエッチング装置によるいわゆる「ドライリリース」法で安定的に作製できるようになった。一方で、主に予算の都合上、切り出したシリコンチップをバックプレートに張り付けてプロセスを行っており、プロセス後のチップをはがす時点で歩留りが大幅に低下している問題が生じた。SOI ウェーハを一枚丸々利用すれば上記問題は生じないが、CMOS 加工されたウェーハをポストプロセスする時点で全く同一の問題が生ずる。

※その他・特記事項 (Others) :

CMOS 検出回路の再設計ならびに、チップひきはがし手法の安定化に取り組み、ITRI から供給された実サンプル測定を行う予定である。

共同研究者等 (Coauthor) :

保坂航大、久保田正則、三田吉郎 (東京大学)

論文・学会発表

(Publication/Presentation) :

[1] Kota Hosaka, Satoshi Morishita, Isao Mori, Masanori Kubota, and Yoshio Mita, "An Integrated CMOS-MEMS Probe having Two-Tips per Cantilever for Individual Contact Sensing and Kelvin Measurement with Two Cantilevers", 25<sup>th</sup> IEEE International Conference on Microelectronic Test Structures (ICMTS), 25-28 March, Osaka University Nakanoshima Center Japan, pp. 3-6 (2013.03)

関連特許 (Patent) :

なし