

※課題番号 : F-12-UT-0135  
※支援課題名 (日本語) : 新規半導体材料開発のための評価用トランジスタ素子の開発  
※Program Title (in English) : Development of transistor for evaluation of new semiconductor materials  
※利用者名 (日本語) : 海上暁、笠見雅司  
※Username (in English) : Akira Kaijo(Chief Associate), Masashi Kasami(Senior Researcher, Ph. D)  
※所属名 (日本語) : 出光興産株式会社 電子材料部 光学電子材料開発グループ  
※Affiliation (in English) : Optical Electronic Materials Development Group, Electronic Materials Department, Idemitsu Kosan Co., Ltd.

#### ※概要 (Summary) :

出光興産では、透明電極材料 IZO<sup>®</sup>をはじめ電子材料の開発を行い、近年では新しい半導体材料の開発を行っています。半導体材料の開発では、トランジスタ素子による電気的特性や信頼性など種々の特性を評価することで、材料の性能を見極め、材料設計にフィードバックする過程が重要です。このため、トランジスタ素子の作製技術は材料評価において必要不可欠です。

東京大学のナノテクノロジープラットフォーム拠点(1)社内で所有していない装置が常に調整された状態で利用可能なこと、(2)高速な電子線描画装置によるフォトマスク描画技術によって、新しい評価用素子の設計から試作までを短期間で行うことができること、(3)リソグラフィやエッチングをはじめとする素子作製に関する専門の知識/技術を有するスタッフによる技術サポートを受けることができる点がメリットとしてあげられます。その結果、評価素子の開発サイクルを短縮することが可能となります。

企業としては設備投資の負担を低減し、かつ専門のスタッフの技術支援を得ながら短期間で素子の開発検討が可能である点が非常に大きなメリットです。また導入教育を受けることで世界最高クラスの設備を有する武田先端知スーパークリーンルームを自由に利用することができる制度も利用のしやすさにつながっています。

#### ※実験 (Experimental) :

今回、材料評価用に向けて素子設計を行い評価用のトランジスタ素子を開発しました。基板上にゲート電極 (Al) を成膜後、CVD 装置により絶縁膜 (SiO<sub>2</sub>) を成膜しました。その上に半導体を成膜しパターニン

グを行いました。その後、CVD 装置により保護膜 (SiO<sub>2</sub>) を成膜し、反応性プラズマエッチング (RIE) 装置を利用して、コンタクトホールを形成しました。4 インチ高真空 EB 蒸着装置によりソース・ドレイン電極 (Ti) を成膜し、パターニングすることでトランジスタ素子を完成させました。パターニングにはフォトリソグラフィを使用し、その際に必要なフォトマスクは高速大面積電子線描画装置を用いて作製しました。

#### ※結果と考察 (Results and Discussion) :

試作したトランジスタ素子の動作確認を行ったところ、初期ロットの全ての条件で素子の動作を確認することができました。性能も良好で素子間のバラツキも少なく非常に性能の良い素子を開発することができました。



図 1. 試作したトランジスタ素子構成

#### ※その他・特記事項 (Others) :

今後はさらに素子の改良を行うとともに、信頼性を含めた素子評価を行い材料開発へのフィードバックを図ります。