

*課題番号 : F-12-TU-0009
*支援課題名 (日本語) : 超並列電子源のアクティブマトリクス化
*Program Title (in English) : Active matrix massive parallel EB source
*利用者名 (日本語) : 吉田 孝
*Username (in English) : takashi YOSHIDA
*所属名 (日本語) : 東北大学
*Affiliation (in English) : Tohoku University

※研究概要 (Summary) :

低電圧で電子放出が可能なナノクリスタル Si 面電子源を駆動用集積回路上に接合した、超並列電子線描画装置を開発する。これにより高スループットのマスクレス露光を実現し、微細集積回路の多品種少量生産を可能にする。


※実験 (Experimental) :

記入内容

- ・ スピンコーター
- ・ 両面アライナ
- ・ 酸化炉
- ・ LP-CVD (SiN、Poly-Si)
- ・ DeepRIE (全面用、微細用、傾斜用の3種レシピ)
- ・ アネルバ RIE (酸化膜、窒化膜)
- ・ 各種測定装置
(膜厚計、段差計、深さ測定装置、金属顕微鏡)

※結果と考察 (Results and Discussion) :

駆動 LSI との接続が可能な 50 μm ピッチで 200 x 200 個にアレイ状に配置された Si 貫通 (TSV: Through Silicon Via) 配線を初めに Si 基板上に形成した後、表側に個々の TSV 電極と電氣的に接続された nc-Si 電子源アレイを形成。TSV 配線構造を最初に形成する”Via First”プロセスの採用により、LP-CVD Poly-Si 膜を TSV への埋込み膜として用いることが可能となった。その結果、直径 20 μm 、深さ 200 μm の高アスペクト比トレンチ構造に対して、埋込み性の優れた TSV プラグを形成することができた。更に、ウェハ裏面から Poly-Si プラグを介して互いに絶縁された各 Poly-Si ドットアレイに給電することにより、個々のドットを個別に陽極酸化することが可能となった。



電子源の構造図

※その他・特記事項 (Others) :

構造を更に改良・発展させ、大口径ウェハプロセスに適した電子エミッタアレイの製造プロセスに合わせた電子源部の設計・試作を行う。

共同研究者等 (Coauthor) :

- ・ 池上尚克 (東京農工大学)
- ・ 小島明 ((株)クレステック)

論文・学会発表

(Publication/Presentation) :

- [1] N. Ikegami, et al., J. Micro/Nanolith. MEMS MOEMS 11, 031406 (2012).