

＊課題番号 : F-12-NM-0004
 ＊支援課題名 (日本語) : MoS₂ トランジスタの試作
 ＊Program Title (in English) : Fabrication of MoS₂ transistors
 ＊利用者名 (日本語) : 兼村 瑠威
 ＊Username (in English) : Rui Kanemura
 ＊所属名 (日本語) : 横浜国立大学
 ＊Affiliation (in English) : Yokohama National University

＊概要 (Summary) :

MoS₂ 電界効果トランジスタを試作し、電極形成等デバイス形成プロセスについて検討を行った。
 このデバイスプロセスで形成された MoS₂ トランジスタは、6 桁以上の ON/OFF 比、および約 16cm²/Vs の電界効果移動度を示した。

＊実験 (Experimental) :

【利用した主な装置】

- ・ 電子ビーム描画装置
- ・ 化合物ドライエッチング装置
- ・ 12 連電子銃型蒸着装置
- ・ 急速赤外線アニール炉
- ・ 極低温プローブシステム

【実験方法】

トランジスタの形成は、スコッチテープ劈開法によって SiO₂/Si 基板上に数層 MoS₂ のフレイクを転写し、電子線リソグラフィによってデバイス領域の限定 (素子分離) および電極形成を行った。形成されたトランジスタは転写先基板最上層の SiO₂ を絶縁膜として利用するバックゲート型である。MoS₂ 層数の評価は光学顕微鏡像およびラマン分光によって行った。

＊結果と考察 (Results and Discussion) :

最終的なデバイス像は Fig.1 にある。まず、転写した MoS₂ フレイクを短冊状に加工し、素子領域の限定を行った。これを実現するためには MoS₂ のエッチングが必要となるが、これは Ar プラズマ処理によって実現可能である。次に酸素アッシングによって MoS₂ 表層部のクリーニングを行った。アッシングプロセスは良好な電気特性を得るために必要だと考えているが、その一方で MoS₂ の層数減少が確認された。電極金属としては Ti および Ni について検討し、Ni において良好な特性が観測された (Fig.2)。Ni 電極を用いる MoS₂ トランジスタは他にも報告例が見られる [1]。




Fig. 1 Optical microscope top-view of fabricated MoS₂ transistor.




Fig. 2 (upper) Gate characteristics. (lower) output characteristics at a high gate overdrive.

＊その他・特記事項 (Others) :

期待される 100cm²/Vs を超える移動度を得るためには、絶縁膜/MoS₂ 界面の改善が必要だと考えており、今後研究を進めていく予定である。

[1] A.T.Neal et al, DRC conference 2012, p. 65.

共同研究者等 (Coauthor) : 森貴洋、渡辺英一郎*、津谷大樹*、森山悟士*、前田辰郎、内田紀行、宮田典幸、安田哲二、田中正俊、安藤淳 (*NIMS, その他産総研)

論文・学会発表 (Publication/Presentation) :

第 60 回応用物理学会春季学術講演会、28p-G12-11、2013 年 3 月 28 日