利用事例・加工事例

タイトル 低フィルムストレス，高ステップカバレッジSiO2成膜
概要 ステップカバレッジ40%(A/R=2)左写真,25%(A/R =3)右写真
破壊電界強度(TZBD) > 4.5MV/cm. フィルムストレス20MPa以下（厚さ10μm成膜時），ステップカバレッジ40%（A/R=2 開口10μm, 深さ20μm)。ステップカバレッジ25%（A/R=3 開口100μm, 深さ300μm)
コメント
支援機関 東北大学
技術分野・応用分野 N&MEMS
プロセス分類 成膜・膜堆積
材料 シリコン（Si）
利用課題番号
※利用報告書の閲覧はこちら		 F-14-TU-0098

→　一覧へ戻る