加工事例集

タイトル 低フィルムストレス,高ステップカバレッジSiO2成膜
説明 ステップカバレッジ40%(A/R=2)左写真,25%(A/R =3)右写真
備考 破壊電界強度(TZBD) > 4.5MV/cm. フィルムストレス20MPa以下(厚さ10μm成膜時),ステップカバレッジ40%(A/R=2 開口10μm, 深さ20μm)。ステップカバレッジ25%(A/R=3 開口100μm, 深さ300μm)
コメント
支援機関 東北大学
機能またはアプリケーション MEMS、回路
加工方法 深堀RIE、CVD
材料 シリコン(Si)

→ 一覧へ戻る